# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-260639

(43)Date of publication of application: 23.10.1990

(51)Int.CI.

H01L 21/316 H01L 21/76

(21) Application number: 01-082981

(71)Applicant:

TEXAS INSTR JAPAN LTD

(22)Date of filing:

31.03.1989

(72)Inventor:

TOMIJIMA MITSUO


HAMADA SHUJI

# (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To perform an element isolation favorable to a fine formation by a method wherein an SiO2 layer, an Si3N4 mask layer, a polycrystalline silicon stress buffer layer and an Si3N4 mask layer are deposited one after another on an Si substrate, an opening is formed in the above layers and the exposed surface of the substrate is selectively oxidized.

CONSTITUTION: An SiO2 layer 2 is formed on a P-type Si substrate 1 and an Si3N4 mask layer 7, a polycrystalline silicon stress buffer layer 3 and an Si3N4 mask layer 4 are deposited one after another by a prescribed CVD method. A resist mask 60 is provided and an opening is formed in the layers 4, 3 and 7. A B implanted layer 5 is formed by a B ion beam 30. subsequently, the mask 60 is taken off, a field oxide film 16 is formed by a long-time thermal oxidation and the layers 4, 3 and 7 are removed. According to this constitution, the layer 3 prevents the generation of a crystal defect due to a stress concentration on the substrate 1, the layers 7 and 4 prevent a soak of an oxidizer, the lateral spread of a selectively oxidized region is eliminated, the area of an element region is secured as designed and the microminiaturization of the region can be realized.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C), 1998,2000 Japan Patent Office

#### 平2-260639 ⑫ 公 開 特 許 公 報 (A)

❸公開 平成 2年(1990)10月23日 庁内整理番号 識別記号 @Int.Cl.5 H 01 L 21/316 6810-5F M M 7638-5F 6810-5F 21/76 H 01 L 21/94 審査請求 未請求 請求項の数 1 (全6頁)

半導体装置の製造方法 ❷発明の名称

> 願 平1-82981 ②特

願 平1(1989)3月31日 22出

茨城県稲敷郡美浦村木原2355 日本テキサス・インスツル 富島 @発明者

メンツ株式会社内

茨城県稲敷郡美浦村木原2355 日本テキサス・インスツル 修史 @発 明 者 浜 田

メンツ株式会社内

東京都港区北青山3丁目6番12号 青山富士ビル 日本テキサス・インス ⑪出 顧 人

ッルメンツ株式会社

弁理士 逢 坂 19代理人

# 1. 発明の名称

半導体装置の製造方法

## Ⅱ.特許請求の範囲

1. 半導体基体の一主面上に酸化物層を形成する 工程と:この酸化物層上に耐酸化性及び耐熱性の ある第1のマスク材料層を形成する工程と:この 第1のマスク材料層上に応力級街材料層を形成す る工程と:この応力級街材料層上に耐酸化性及び 耐熱性のある第2のマスク材料層を形成する工程 と:前記第1のマスク材料層と前記応力緩衝材料 眉と前記第2のマスク材料層とを夫々パターニン グしてマスクを形成する工程と:このマスクのな い領域に存在する前記半導体基体の表面を選択敵 化する工程とを有する半導体装置の製造方法。

#### Ⅲ.発明の詳細な説明

### イ. 産業上の利用分野

本発明は半導体装置、特に素子分離用のLOCOS (Local Oxidation of Silicon) 技術による選択 酸化膜 (フィールド酸化膜) を有する半導体装置

の製造方法に関するものである。

## 口。從来技術

従来、半導体 I C (Integrated Circuit) にお ける素子分離技術として、LOCOS法が広く採 用されている。この方法では、半導体基板を選択 酸化して、素子間にフィールドSiOェ 膜を形成 する.

そして、こうしたLOCOS法による素子分離 は一般に採用されている技術であるが、形成され たフィールドSiO。膜にはいわゆるバーズビー ク (bird's beak)が生じて横方向への拡がりが不 可避的に生じ、このためにフィールドSiOz膜 の幅が設計幅よりも必要以上に大きくなってしま う。これは、素子領域を狭めることになるので、 予め上記パーズピークの分を考慮して素子領域を 広めに設計しておく必要があり、素子の高集積化 に伴って微細化の防げとなっている。

一方、上述したLOCOS法としては各種考え られるが、そのうちの1つの方法として主に選択 酸化時に発生する応力(即ち、酸化は体積膨張を 伴うために応力が発生する。)によって起るシリコン基板(半導体材料)における結晶欠陥を避けるための方法がある。即ち、それは選択酸化時にその応力を吸収、分散して緩和するために例えばポリシリコン層等を設けておくものである。以下、第3図において製造プロセスの一例を示して具体的に説明する。

ます、第3A図に示すように、P型シリコン基版 | 上に熱酸化によりSiO。層2を成長させ、更にこの上にCVD (Chemical Vapour Deposition)によってポリシリコン層 (応力級街材料) 3及びSl<sub>3</sub>N。層4を順次形成する。

次いで、第3B図に示すように、所定パターンの例えばフォトレジスト50をマスクとして覆ってから、所定領域のSinNa 層4及びポリシリコン層3を例えばプラズマエッチング技術等によりエッチング除去する。そして、第3C図に示すように、フォトレジスト50をマスクとして所定は域のみにチャネルストッパ用の例えばホウ素インオンビーム30をインオ法人し、ホウ素打込み

贈らを形成する。

次いで、第3D図に示すように、フォトレジスト50を除去した後、長時間の熱酸化によって、所定領域の基版1の表面を選択酸化し、素子分離用のフィールドSiO。限6を形成する。その後、所定のエッチング液(例えばリン酸及びブラズマエッチング技術)を用いてSi。N。 暦4及びボリッリコン暦3を第3E図に示するの後に例えばデート電極等を形成する。そして、SiO。暦2をエッチング除去してからゲート酸化膜を新たに形成する。

上述した製造プロセスによるLOCOS法について本発明者等が種々検討した結果、その各問題点を以下に示す。

(1). 即ち、第3D図において必選択殺化を行う際に、ポリシリコン層3がSiO2層2上に存在するので、殺者がSiO3層内を横方向に拡散しながら、さらにポリシリコンをも酸化してしまう。従って、選択殺化領域W. が横

方向に広がってしまうため、案子領域を狭めることになり Ø (即ち、上記した広がり領域等の余分な面積を予め考慮しなければならなくなる。)、デバイスの微細化にとって非常に不利となる。

(2). また、ポリシリコン層 3 は、多結晶であり、しかも選択酸化時には、ポリシリコン層 3 に非常に強い応力が働くため、その酸化が第 3 D 図に拡大図示するように、グレイン状の不均一なもの G となり、また、ポリシリコン層 3 の一部のシリコングレインは、グレインバウンダリ日から酸化を受けて、酸化酸 H につつまれたシリコングレイン I が発生することがある

一方、第3E図に示すように、SiaN。 層4及びポリシリコン層3をエッチング除去 する際には、SiaN。層4上に選択酸化時 に成長した酸化膜及びポリシリコン層3上に ある自然酸化膜及び前記酸化膜Hをエッチン グ除去しておくことが必要である。この酸化 膜除去工程において、エッチング放化膜 Hを 通して放化膜 2 まで進むと、結果的に、ポリ シリコン暦 3 からシリコン基板 I に到る 細穴 が発生することがある。この細穴があると、 ポリシリコン暦 3 をエッチング除去する際に、 この細穴を通して、シリコン基板 I を損傷す ることになる。そして、このことは、デバイ スの信頼性にとって非常に不利となる。

また、グレイン状の不均一な酸化膜部G及び酸化膜HにつつまれたシリコングレインIが発生すると、第3E図に拡大図示するようにSinNa層4及びポリシリコン層3をエッチング除去した後、フィールドSiOz膜6のパーズビーク部では、グレインG及びIの形状に追随した凹凸形状Cが発生する。そして、この様な鎖域のゲート酸化膜の耐電圧不利となる。

また、別の方法として第4図に示すようないわ

ゆるSILO (Sealed Interface Local Oxidation) と呼ばれるものがあるが、この方法は、図に示すように上述したLOCOS法等におけるバーズビーク等の発生を避けるためにシリコン基板 1 上に直接SiaNa 層7を設けたものである。そして、通常、第4図において講出したシリコン基板1の表面を長記したSiaNa 層7によって機方向のとき上記したSiaNa 層7によって機方向のとき上記したSiaNa 層7によって機方向のというといてきる。なお、図中の12はシリコン基板1への応力集中を緩和させるために圧CVD等によって形成されたSiOz層である。

しかし、上述した方法によれば、選択酸化終了 後に上記した各層をエッチング除去する際、特に シリコン基板 1 上のSiュN。層 7 のエッチング は、基板 1 に損傷を与えないように行わなければ ならず、そのコントロールは非常に難しい。即ち、 エッチングレート等のコントロールが非常に難し いので、SiュN。層 7 のエッチング時に基板 1 の損傷が生じ易い。このことは、デバイスの信頼 性にとっても非常に不都合な問題となる。 ハ、発明の目的

本発明の目的は、半導体装置の微観化に有利な 素子分離を十分に行え、しかも信頼性の高い半導 体装置の製造方法を提供することにある。

#### ニ。発明の構成

ば後述のSiaNa 層 4)とを夫々パターニング してマスクを形成する工程と:このマスクのない 領域に存在する前記半導体基体の表面を選択酸化 する工程とを有する半導体装置の製造方法に係る ものである。

#### 水、実施例

以下、本発明の実施例を説明する。

本実施例による方法を第1図について説明すると、まず、第1A図に示すように、P型シリコン基板1上に無酸化によりSiO。層2を所定の厚さ(例えば50人~100人程度)に形成し、更に、第3図の例と同様にして、夫々所定のCVD法等によってSi,N。層7(第1のマスク材料層:例えば厚さ50人~100人程度)、ポリシリコン層3(応力緩衝材料層:例えば厚さ500人~1000人程度)及びSi,N。層4(第2のマスク材料層:例えば厚さ1000人~3000人程度)を夫々順次形成する。

次に、第1日図~第1日図の工程は上述した第 3日図~第3日図のプロセスと略同様であるので、 説明を省略する(但し、第3図の例ではSi s N a 層 7 を形成していないので、そのためのエッチングを必要としない。)。なお、図中の60はマスクとしての例えばフォトレジストである。

第2図は、上述の例による方法をNチャネルMOS トランジスタに適用した例である。

このNチャネルMOSトランジスタでは、P型シリコン基板 I 上において、上述したようにして形成したフィールドSIO。膜I 6 によって各素子間(この例では隣合うNチャネルMOSトランジスタ間)が素子分離されている。個々のNチャネルMOSトランジスタは、基板 I に体散形成されたN型拡散領域(ソース又はドレイン) I Q と基板 I 上にゲート酸化膜 I 1 を介して形成されたゲート電極 I 2 とからなるトランスファゲートが構成されている。なお、図中のI 3 は絶縁層、I 4 は A 2 等の金属配線層、I 5 は P S G (Phosphosilicate glass)等の酸化膜(保護膜)である。

以上に説明したように、本実施例による半項体 装置の製造方法によれば、第1D図に示すように、

P型シリコン基板【上にSiO』層2を形成して からその上に、応力援衝材料としてのポリシリコ ン暦 3 を挟み込むようにして酸化等を防止するた めのマスク材としてのSi₃Na 暦4及び7を夫 々形成しているので、従来の第3D図におけるよ うなSiOェ 層2及びポリシリコン層3の酸化等 による選択酸化領域の横方向への広がりをSiaNa 暦7によって防止することができる。従って、第 3E図に示す選択酸化領域の幅W. 等を第1E図 に示すように幅W。と小さくすることができるの で、デバイスの微細化にとって非常に有利となる。 また、ポリシリコン層3の下にSi₃N。層7

るポリシリコン層3の不均一な酸化を防止できる。 従って、フィールドSiOェ 膜のパーズビーク 部に凹凸形状が発生することを防止でき、さらに ポリシリコン層3等をエッチング除去する際、従 来のように上述した不均一な酸化による基板1等 を損傷(即ち、第3D図において、フィールド SiO2膜6が不均一に酸化されたことによって

があるために、上述したような選択酸化時におけ

そのバーズビーク部に上記した細穴等が形成され、 ポリシリコン暦3をエッチング除去する際のエッ チング液が、その細穴等を通って基板1をも損傷 してしまう。9 することがない。また、仮に、上 記のごとき細穴が発生したとしても、この細穴は SiaN。 層 7 があるので、 SiO。 層 2 を通し て、シリコン基板1に到ることはない。その結果、 SiaN。層でをマスクとして、容易にポリシリ コン層3をエッチング除去できる。また、応力製 街材料層としてポリシリコン贈るを形成している ので、基板1への応力集中による結晶欠陥等を防 止できる。

さらに、第4図の例のように、基板1上に直接 Si,N.磨7を形成するのではなく、本例のよ うに基板1上に形成したSiO:層 2 上にSi₃N。 層7を形成しているので、SisN。層7のエッ チングの際に、第4図の例のように、基板1を損 傷することなく、SiO:贈2をマスクとして容 易にそのエッチングを行える。さらに、本例では、 必要に応じて基板1上のSiO。層2をパッシベ

ーション膜等として残しておくこともできる。

また、本例によれば、上述したように、応力緩 街材料としてのポリシリコン層3を挟込むように してSi¸N。層4及び7を形成しているので、 応力級街材料自体の耐酸化性等の性質をほとんど 考慮しなくともよくなる。従って、応力緩衝材料 としての材料の選択にも自由度が広がるため、デ バイスの製造プロセスにおいて有利となる。

以上、本発明を例示したが、上述した例は本発 明の技術的思想に基づいて更に変形可能である。

例えば上述した応力製街材料として気相反応を 用いて形成するSiO』層を採用してもよく、そ の他にも非晶質(アモルファス)や多結晶質等適 宜の構造をもつ材料を用いることができる。また、 上述の酸化層やSiaN。層の形成方法、エッチ ング方法は種々変更してよく、熱酸化法に代えて CVDを適用したり、ウェットエッチング及びド ライエッチングを選択して採用する等の変更が可 能である。また、各層の材質、素材構造、半導体 領域の導電型等も上述したものに限定されること

はない.

なお、本発明は、フィールド酸化膜を有する上 記以外の種々の半導体デバイスに適用することが できる。

## へ、発明の作用効果

本発明は、上述のように、酸化物階上に耐酸化 性及び耐熱性のある第1のマスク材料層と、応力 緩衝材料層と、耐酸化性及び耐熱性のある第2の マスク材料層とを夫々順次形成し、上記第1及び 第2のマスク材料層と上記応力緩衝材料層とを夫 ャパターニングしてマスクを形成した後、このマ スクのない領域に存在する半導体基体の表面の選 択酸化を行っているので、上記応力級衝材料層に よって、上記半導体基体への応力の集中による箱 晶欠陥等を防止でき、かつ上記各マスク材料層の 存在で酸化剤の设透等を防止して不必要な酸化 (選択酸化領域の横方向への拡り等)をなくし、 素子領域の面積を設計通りに十分に確保できる。 従って、高集積化の要求に沿った微細化を実現す ることができる。

また、上記した各層は、エッチング等の際には 夫々の層がマスクとなって、上記半導体基体を損 傷等することなく容易にエッチング等を行える。

# IV. 図面の簡単な説明

第1図及び第2図は本発明の実施例を示すもの である。 であって、

第1A図、第1B図、第1C図、第1D図、第 1 E図はフィールド酸化膜を含む半導体装置の 製造方法の主要段階を示す断面図、

第2図は本発明をNチャネルMOSトランジス 夕に適用した例を示す断面図、

第3図及び第4図は従来例を示すものであって、 第3 A 図、第3 B 図、第3 C 図、第3 D 図、第 3 E図はフィールド酸化膜を含む従来の半導体 装置の製造方法の主要段階を示す断面図、 第4図は従来のSILO法を示す断面図 である.

なお、図面に示す符号において、

T…… P型シリコン基板

2、12 ························· SiO: 層

4………… SiaNa暦 (第2のマスク材料層) 6、16……… フィールドSIO, 膜 7.....Si 1N.層 (第1のマスク材料層)

> 宏 代理人

